Überblick über die Architektur von AVRs

1 Allgemeine Eigenschaften von AVRs

• Sie arbeiten mit einer Betriebsspannung in einem weiten Bereich von 1,7 bis 5,5 V, mit Taktraten von weniger als 10 kHz bis maximal 20 MHz, und benötigen sehr geringe Betriebsströme (abhängig vom Typ, der Taktrate, der Betriebsspannung, dem Betriebsmodus und den auszuführenden Instruktionen), generell weniger als 5 mA. Einige Untertypen sind speziell für den Batteriebetrieb ausgelegt.
• Sie alle verwenden den gleichen 16-Bit-Befehlssatz und die gleiche Kernprozessor-Architektur. Etwa 130 verschiedene Befehle bieten eine große Vielfalt arithmetischer und logischer Operationen. Unbedingte und bedingte Verzweigungen und eine Vielzahl verschiedener Schreib- und Lesebefehle mit 16-Bit-Zeigern.
  
  
  
  Einige der zulässigen Instruktionen in AVR-Assembler sind Mogelpackungen:
  • So gibt es eine Instruktion namens TST r, die dasselbe tut wie OR r,r oder AND r,r und denselben Maschinencode produziert wie das AND,
  • SBR r,k tut dasselbe wie ORI r,k,
  • CBR r,k tut dasselbe wie ANDI r,255-k,
  • SER r tut dasselbe wie LDI r,255,
  • SEI bis SEC tun dasselbe wie BSET I bis BSET C
  • CLI bis CLC tun dasselbe wie BCLR I bis BCLR C
  Solche Mogelpackungen sind in der folgenden Tabelle nicht mit einem "X" als exklusiv gekennzeichnet.
  
  Aus den 130 Instruktionen wird so eine etwas niedrigere Anzahl von 78, aber immer noch ganz schön viele. Jedenfalls mehr als doppelt so viele wie bei PICs zuhause.
  
  Und einige davon sind sehr, sehr mächtig. So gibt es Schreib- und Lesebefehle für das SRAM mit vier verschiedenen Adressierungsarten:
  1. Mit Angabe der festen Adresse in der Instruktion (STS, LDS),
  2. ST und LD mit der Adresse in den Doppelregistern X (R27:R26), Y (R29:R28), oder Z (R31:R30),
  3. ST und LD mit X, Y oder Z mit vorherigem Vermindern (ST -Z,R) oder nachträglichem Erhöhen (ST Z+,R) der Adresse,
  4. STD und LDD mit der Basisadresse in Y oder Z unter zeitweiligem Addieren einer Ablage N (STD Z+N,R) zur Adresse.
  So können auch komplexe Datenstrukturen im SRAM optimal angesteuert werden.
  
• Die Instruktionen sind meistens ein Wort (16 Bit) lang und werden schon während der Bearbeitung des vorhergehenden Befehls aus dem Programmspeicher gelesen und dekodiert (falls die vorausgehende Instruktion kein Sprungbefehl war). Dieses pre-fetch verdoppelt nahezu die Ausführungsgeschwindigkeit. Die meisten Instruktionen benötigen für die Ausfürung einen einzigen Takt.
  
  
  
  
• Die Dauer, die Befehle benötigen, sind exakt vorhersehbar. Alle Verzögerungen, die sich aus länger zu bearbeitenden Operationen ergeben, wie z.B. EEPROM-Leseoperationen oder Interruptaufrufe, sind exakt spezifiziert und können berücksichtigt werden.
• Instruktionen und Konstanten sind in einem elektrisch lösch- und programmierbaren Flashspeicher gespeichert. Der Speicher kann daher fast beliebig oft gelöscht und erneut mit einem geänderten Inhalt programmiert werden. Er kann ferner durch Setzen von Hardware-Fuse-Bits gegen Auslesen geschützt werden (Lock-Bits).
  
  
  
  
• In 32 8-Bit-Registern, von denen acht als 16 Bit breite Zähler und sechs als 16-Bit-Zeiger eingesetzt werden können, können schnell zugängliche Werte gespeichert und mit direkten Einzelbefehlen manipuliert werden, wie z.B. ADDieren oder SUBtrahieren.
• Das 8 Bit breite Statusregister SREG speichert alle Flaggen, die die CPU bei der Bearbeitung der Instruktionen ermittelt, wie z.B. die Nullflagge Z (zero) oder die Überlaufflagge C (carry). Alle Flaggen können mit Einzelinstruktionen auf Null (clear) oder Eins (set) gesetzt werden. Ein Bit im SREG, das T-Bit, wird von der Befehlsbearbeitung nicht beeinflusst und kann für eigene Zwecke verwendet werden (z. B. als Zwischenspeicher für ein einzelnes Bit oder zum Kopieren eines Bits in ein anderes Register) oder auch als Ein-Bit-Flagge.
• Im Controller eingebaute Hardware, wie z.B. Treiber von Ein- und Ausgabepins, Timer, AD-Wandler, assynchrone und synchrone serielle Kommunikation, Analogvergleicher, kann von der CPU durch Schreiben mit OUT-Instruktionen in 64 8-Bit-Ports konfiguriert und mit IN auch wieder ausgelesen werden. Die untere Hälfte der 64 Ports kann ferner mit Lesen/Ändern/Schreiben-Instruktionen Bit für Bit mit CBI (Clear Bit I/o) und SBI (Set Bit I/o) gelöscht oder gesetzt werden.
  
  
  
  Ein- und Ausgabesignale der internen Hardware, wie z. B. die Vergleicher in Timern, können externen Pins zugeordnet werden, womit die Signale extern verfügbar werden. Das Setzen, Löschen oder Torkeln solcher Pins erfolgt dann automatisch und bedarf keiner Extra-Instruktionen.
  
  In kleineren Typen mit wenigen Pins kann jeder einzelne Pin mit vielen unterschiedlichen Signalen belegt werden, wie hier für die DIP-Versionen von zwei ATtiny-Typen gezeigt (bis zu sieben unterschiedliche Signale pro Pin):
  
  
  
  Die 32 Register und alle Ports sind adressmäßig gespiegelt: die Register tragen Adressen von 0 bis 31, die Ports von 32 aufwärts und können auf diese Weise mit direkter oder indirekter Adressierung angesprochen werden. In neueren Typen mit sehr viel interner Hardware können daher mehr als 64 Ports vorhanden sein und mit Schreib- und Leseoperationen angesprochen werden.
• Alle AVRs (außer der uralte Typ AT90S1200) haben eingebauten statischen RAM-Speicher an Bord. Die verfügbaren Speicherstellen zu je 8 Bit können mit drei verschiedenen Addressierungsmodi beschrieben und gelesen werden:
  • direkte Adressierung (Adresse als zweites Wort des Befehlsworts),
  • indirekte Adressierung mit drei verschiedenen 16-Bit-Zeigern, die zusätzlich nach dem Lesen/Schreiben automatisch erhöht oder zuvor vermindert werden können,
  • indirekte Adressierung mit zeitweiligem Versatz, wofür zwei 16-Bit-Zeiger verfügbar sind.
• Der obere Teil des statischen RAM-Speichers kann als automatisch arbeitender Stapelspeicher verwendet werden. Registerinhalte können mit PUSH auf dem Stapel abgelegt und mit POP dem Stapel wieder entnommen werden (Last-In-First-Out, LIFO). Bei Unterprogrammaufrufen (RCALL oder CALL) und bei Interrupts wird die Aufrufadresse automatisch auf dem Stapel abgelegt und bei der Rückkehr (RET, bei Interrupts RETI) diesem wieder entnommen. Diese automatische Manipulation des Stapelzeigers vereinfacht die Stapelkontrolle.
• Alle internen Hardwarekomponenten können die CPU unterbrechen (Interrupt), wenn diese durch Setzen entsprechender Bits in den Porteinstellungen eingeschaltet wurden. Beim Interrupt verzweigt die CPU an festgelegte Programmadressen (Vektoren) im Programmspeicher. Die Reaktion auf Interruptanforderungen ist priorisiert, höherrangige Interrupts stehen in der Vektorenliste weiter oben (bei niedrigeren Adressen), wie z.B. der externe Interrupt oder Timerinterrupts.
  
  
  
  
• Um Daten so zu speichern, dass sie auch den Verlust der Versorgungsspannung überstehen und verfügbar bleiben, verfügen alle AVR über einen EEPROM-Speicher. EEPROM-Speicher kann elektrisch gelöscht, wieder beschrieben und ausgelesen werden. Lesen erfolgt sehr schnell, Schreiben benötigt wenige Millisekunden. Das Schreiben kann interruptgesteuert erfolgen.
• Alle AVRs haben einen Watchdog-Timer (Wachhund). Dieser startet den Controller neu, wenn er nicht regelmäßig zurückgesetzt wird. Das ermöglicht auch in ungeplanten Situationen einen sicheren Betrieb.
• Interne Hardware-Eigenschaften, wie z.B. der Brown-Out-Detector (erkennt einen kurzzeitigen Einbruch der Versorgungsspannung), die Einstellung von internen oder externen Taktquellen wie Quarzen oder Quarzoszillatoren, der Leseschutz des Programmspeichers, etc., können mittels Auswahl von entsprechenden Fuses verstellt werden.
  
  
  
  
• Der Zugang zu den Fuses, Schreib- und Lesezugriffe auf den Programm- und EEPROM-Speicher können im seriellen Modus oder, bei größeren Typen, im Parallelmodus erfolgen. Das Lesen/Schreiben im seriellen Modus erfordert eine Taktleitung (SCK), eine Lese- (MOSI) und eine Schreibleitung (MISO). Die Polarität dieser drei Pins wird geändert, wenn der RESET-Eingang durch das Programmiergerät extern auf niedriges Potential gezogen wird. Das Programmieren im seriellen Modus kann in der Schaltung selbst mit der (niedrigen) Versorgungsspannung des Zielsystems erfolgen (In-System-Programming, ISP). Parallelprogrammierung und Programmierung bei erhöhter Spannung (+12 V am RESET-Pin) ermöglichen die Programmierung auch von solchen Prozessoren, bei denen der RESET-Pin durch Setzen der Disable-Fuse umkonfiguriert wurde.

2 Interne Hardwarekomponenten und ihre Anwendung

2.1 Ein- und Ausgabepins

1. als Ausgabepin: wird das Richtungsbit (direction bit) im DDRxn-Port auf Eins gesetzt, wird der Ausgangstreiber eingeschaltet. Das Bit PORTxn bestimmt dann darüber, ob der Pin Eins (nahe Plus der Betriebsspannung) oder Null (nahe Minus der Betriebsspannung) wird. Der Pin kann im Eins-Zustand bis zu 50 mA treiben, im Null-Zustand bis zu 70 mA.
2. als hochohmiger Eingabepin: ist das Richtungsbit im DDxn-Port Null, wird der Ausgangstreiber abgeschaltet. Der Zustand des Pins kann im Port PINxn gelesen werden. Eingabepins haben einen extrem hohen Eingangswiderstand und eine kleine Schmitt-Trigger-Spannung (der Pin geht erst bei einer etwas höheren Spannung auf Eins und bei einer etwas niedrigeren auf Null, auch Schaltschwelle oder Hysterese genannt).
3. als Eingabepin mit einem Pull-Up-Widerstand: bei gelöschtem Richtungsbit DDRxn und gesetztem PORTxn-Bit wird ein Widerstand von etwa 50 kΩ vom Eingabepin zur positiven Betriebsspannung geschaltet. Das reduziert den Eingangswiderstand. Sofern der Pin nicht extern auf niediges Potenzial gezogen wird, liefert er beim Lesen Eins.

2.2 Timer/Counter

• um die Zeit zu bestimmen die zwischen zwei Ereignissen vergangen ist, wie z.B. zwischen zwei Tastendrücken, zwischen jedem Pegelwechsel eines externen Signals oder Wechseln des Ergebnisses des Analogvergleichers,
• um eine Reaktion des Controllers auf ein Ereignis um eine festgelegte Dauer zu verzögern, z.B. 10 Minuten nach dem Einschalten der Betriebsspannung, 8 µs nachdem ein Schalter betätigt wurde,
• um automatisch einen externen Pin aus- und anzuschalten, z.B. um ein Audiosignal mit 440 Hz zu erzeugen oder um eine LED im 2-Hz-Rhytmus blinken zu lassen,
• um einen externen Pin für eine bestimmte Zeit lang ein- und wieder auszuschalten, um damit die Drehzahl eines Motors oder die Helligkeit einer LED zu regeln,
• um die Anzahl Signale an einem Pin in einem bestimmten Zeitraum zu zählen, z.B. für einen Frequenzzähler,
• um in regelmäßigen Zeitabständen eine AD-Wandlung anzustoßen, deren Ergebnis dann per AD-Conversion-Complete-Interrupt abgeholt werden kann.

• wenn sie überlaufen (im normalen Modus bei 8 Bit: 255 auf 0; 16 bit: 65535 auf 0), der Interrupt heißt TCnOVF,
• wenn der Vergleicher (A und/oder B) Gleichheit festgestellt hat, genannt TCn_COMPA oder TCn_COMPB.

• Normaler Modus: der Timer zählt aufwärts. Wenn er 255/65535 erreicht, beginnt er bei Null von vorne.
• CTC Modus (Clear timer on compare): Der Timer zählt aufwärts. Wenn er den Top-Wert im Vergleichsregister COMP-A oder im Port ICR erreicht, setzt der Timer mit dem nächsten Impuls auf Null zurück. Dieser Modus kann verwendet werden, um digitale Signale einer bestimmten Frequenz zu erzeugen.
• Schneller PWM-Modus (Fast PWM): der Timer zählt aufwärts. Wenn er den Vergleicherwert erreicht, kehrt er die Polarität eines Pins um. Erreicht der Timer den höchsten Wert (in COMP-A oder ICR) wird der externe Pin auf Null oder Eins gesetzt. Das entstehende Signal wird als pulsweiten-moduliert bezeichnet.
• Phasen-korrekter PWM-Modus (phase correct PWM): der Timer zählt aufwärts, wenn er den Top-Wert erreicht zählt er abwärts. Jedes Mal, wenn der Timerstand aufwärtszählend den Vergleichswert erreicht, wird der Signalausgang gesetzt oder gelöscht, beim Abwärtszählen umgekehrt. Das erzeugt ein phasenkorrektes Ausgangssignal.

2.3 AD-Wandler

2.4 Analogvergleicher

2.5 EEPROM

1. Schreiben der gewünschten Adresse in den EEPROM-Adress-Port,
2. das Setzen des Read-Enable-Bits im EEPROM-Kontrollport,
3. Einlesen des Ergebnisses aus dem EEPROM-Daten-Port.

1. Schreiben der gewünschten Adresse in den EEPROM-Adress-Port,
2. Schreiben des Datenbytes in den EEPROM-Daten-Port,
3. Setzen der Schreibmodus-Bits (nur Programmieren, nur Löschen, Löschen und Programmieren) im EEPROM-Kontrollport,
4. Setzen des EEPROM-Write-Enable-Bits in diesem Port,
5. Setzen des EEPROM-Write-Bits in diesem Port.

2.6 Asynchrone Empfangs-/Sendeeinrichtung, USARTs

1. einem Startbit,
2. 5, 6, 7, 8 oder 9 Datenbits,
3. keinem, geradem oder ungeradem Paritätsbit,
4. einem oder zwei Stopbits.

1. USART_RXC wird ausgelöst, wenn ein Zeichen empfangen wurde, Framefehler, Datenüberläufe und Paritätsfehler können im Kontrollport erkannt werden,
2. USART_UDRE wird ausgelöst, wenn der Sendepuffer leer ist und das nächste zu sendende Zeichen in den Puffer geschrieben werden kann,
3. USART_TXC wird ausgelöst, wenn der Sendepuffer leer ist und das letzte zu sendende Zeichen vollständig gesendet wurde.

2.7 Synchrone serielle Kommunikation

2.8 Taktvorteiler

1. ein interner RC-Oszillator (mit z.B. 8 MHz),
2. ein interner zweiter RC-Oszillator mit niedriger Frequenz (z.B. 128 kHz),
3. ein extern angeschlossenes Taktsignal, oder
4. ein extern angeschlossener Quarz oder Schwinger, der mit einem internen Oszillator arbeitet.

1. das Enable-Bit im Port CLKPR wird gesetzt, und
2. innerhalb von vier Taktzyklen wird der gewünschte Teilerfaktor in den CLKPR-Port geschrieben.

3 Typauswahl

3.1 Auswahlkriterien

• Packungsart und -größe: bei einigen Anwendungen muss diese so klein wie möglich sein, z.B. bei kleinen Flug- oder Schiffsmodellen oder in intelligenten Kartencontrollern. Da kann man keine 96-poligen Ungeheuer verwenden.
• Stromverbrauch: spielt beim Betrieb aus Kleinbatterien oder Akkus eine zentrale Rolle. Je mehr unnötige Hardware ein AVR mit sich herumschleppt, desto aufwändiger wird es, das entweder abzuschalten (wenn es geht) oder alle Möglichkeiten zur Verbrauchsreduzierung zu nutzen (Taktverringerung, Interruptprogrammierung, Schlafmodus, Abschalten von Pin-Treibern und AD-Wandlern, etc.).
• Nötige Hardwarefunktionen: wenn man einen 4- oder 8-Bit-Bus für eine LCD, einen oder mehrere AD-Wandler-Eingänge, drei oder mehr externe Interrupt-Quellen etc. benötigt, reduziert sich die Anzahl geeigneter Typen entsprechend. Auch die Mehrfach-Belegung externer Pins spielt dann eine Rolle, also die Platzierung der nötigen Funktionen.
• Taktrate: wenn bestimmte Funktionen in einem engen Zeitfenster auszuführen sind (z.B. ein IR-Sendesignal mit 40 kHz) kann die nötige Taktrate ein Auswahlkriterium sein. Allerdings um den Preis höheren Strombedarfs.
• Speicherbedarf: das ist das einfachste Kriterium. Wenn der Platz nicht mehr reicht (war nach meinen bisherigen gefühlten 50 Softwareprojekten nur ein einziges Mal der Fall), dann kann eine Optimierung des Codes wahre Wunder bewirken (Software-Optimierung steigert oft auch die Qualität, die Geschwindigkeit, die Nachvollziehbarkeit, usw.). Wozu es manchmal besser ist, den alten Code in den Mülleimer zu werfen, da er optimaleren Lösungen nur im Weg herumsteht. Wenn Optimierung nichts hilft, kann man immer noch auf den Typ mit der nächsthöheren Speicherausstattung wechseln (z.B. von einem ATtiny24 zu einem 44 oder 84).

3.2 Auswahl nötiger Funktionen

3.2.1 Normalversion

• Original: Die Original-Pinbelegung wird angezeigt,
• Frame: Die Pinbelegung wird als Draufsicht auf den Chip angezeigt,
• asm: Der Text wird so umformiert, dass er in eine Assembler-Quellcode-Datei übernommen werden kann.

Design criteria for Devices = ATmega164/324/644/1284:
  External ints: INT0 INT1 5 PCINTs
  Clock sources: Oscillator with external xtal or resonator
  TC1: OC1A OC1B
  UART0: RXD0 TXD0 External_clock
  Analog channels: 3, Internal reference enabled, analog comparator enabled
  I/O-Pins: 4-bit-bus 3 single bits

Pin layout:
;            ___________________________
;          1/                           |40
;        o--|xck0                   adc0|--o
;          2|                           |39
;        o--|pb1                    adc1|--o
;          3|                           |38
;        o--|ain0                   adc2|--o
;          4|                           |37
;        o--|ain1                 pcint3|--o
;          5|                           |36
;        o--|pb4                  pcint4|--o
;          6|                           |35
;        o--|pb5         PA5 ADC5 PCINT5|--o
;          7|                           |34
;        o--|pb6         PA6 ADC6 PCINT6|--o
;          8|                           |33
;        o--|pb7         PA7 ADC7 PCINT7|--o
;          9|                           |32
;        o--|reset                  aref|--o
;         10|                           |31
;        o--|vcc                     gnd|--o
;         11|                           |30
;        o--|gnd                    avcc|--o
;         12|                           |29
;        o--|xtal2                   pc7|--o
;         13|                           |28
;        o--|xtal1                   pc6|--o
;         14|                           |27
;        o--|rxd0        PC5 TDI PCINT21|--o
;         15|                           |26
;        o--|txd0        PC4 TDO PCINT20|--o
;         16|                           |25
;        o--|int0        PC3 TMS PCINT19|--o
;         17|                           |24
;        o--|int1        PC2 TCK PCINT18|--o
;         18|                           |23
;        o--|oc1b                pcint17|--o
;         19|                           |22
;        o--|oc1a                pcint16|--o
;         20|                           |21
;        o--|pcint30    PD7 OC2A PCINT31|--o
;           |___________________________|

• als kompilierte 64-Bit Windows-Version,
• als Lazarus Quelldateien für Windows,
• als kompilierte 64-Bit Linux-Version,
• als Lazarus Quelldateien für Linux.

3.2.2 Fortgeschrittene Version

1. die Auswahl nach Speichergröße,
2. die Verlinkung mit zwei Anbietern von AVRs.

• Microchip Direct, und
• Reichelt Elektronik

• als kompilierte 64-Bit Windows-Version,
• als Lazarus Quelldateien für Windows,
• als kompilierte 64-Bit Linux-Version,
• als Lazarus Quelldateien für Linux.

4 Speicher